要点
- 記録的な性能: 新型チップは、脳表面の動的再構築において1イテレーションあたり2.12ミリ秒のレイテンシを達成し、Nvidia A100搭載のGPUシステムと比較して50倍から478倍高速であることが示された。
- 技術基盤: この装置は相変化メモリスタを用い、「コンダクタンス・ドリフト」現象を活用した制御可能なインメモリ演算を実現し、メモリとプロセッサ間のデータ移動を排除している。
- 応用面での影響: このチップは消費電力を最大24倍削減し、外科的ナビゲーション、神経変性疾患の早期診断、脳とコンピュータのインターフェースへの応用の道を開く。
脳をリアルタイムで再構築するチップ
北京大学の楊玉超教授が率いる研究チームは、中国科学院微電子技術研究所との共同研究により、大脳皮質の表面をリアルタイムで再構築できるチップを開発した。Science誌に掲載された研究成果は、この装置を相変化メモリスタを基盤とした動的神経系システム向けとして世界初のものと位置づけている。
フォン・ノイマン型アーキテクチャの限界
従来のコンピュータでは、メモリとプロセッサが物理的に分離されている。複雑な演算を行うたびに、両ユニット間でデータを継続的に移動させる必要があり、この過程が時間とエネルギーを消費する。フォン・ノイマン・ボトルネックとして知られるこの構造上の分離が、これまで人間の脳の複雑性をリアルタイムでモデル化することを妨げてきた。
メモリの内部で行われる演算
研究チームは、相変化メモリスタの物理的特性であるコンダクタンス・ドリフトに着目した。この現象はこれまで欠陥とみなされてきたが、それを演算のための手段へと転換した。完成したチップはデータを記憶すると同時に、内部で数学的演算を実行する。この手法は制御可能なインメモリ演算と定義されている。楊教授によれば、従来デジタル処理サイクル、キャッシュアクセス、データ転送を必要としていた演算が、現在では装置自体の物理的な変化によって行われているという。
実験結果の数値
40ナノメートルの製造プロセスで作られたこのチップは、1イテレーションあたり2.12ミリ秒のレイテンシを達成し、動的神経系システム向けハードウェアがミリ秒の時代へ初めて到達したことを示した。大脳皮質の再構築テストでは、Nvidia A100搭載のGPUシステムの速度を50倍から478倍上回り、一部のケースでは専用プロセッサ(ASIC)を最大36倍上回る結果となった。消費エネルギーは従来の手法と比較して最大24倍低いことが示された。
視野に入る臨床応用
三次元の脳マップをリアルタイムで生成する能力は、術中神経ナビゲーションへの直接的な応用の道を開き、外科手術における精度向上への潜在的な貢献が期待される。同じ原理は、脳構造の継続的な分析を通じて、アルツハイマー病などの神経変性疾患の早期スクリーニングを可能にする可能性もある。このチップはさらに、脳とコンピュータのインターフェース開発の加速、そして個々の患者における病態の進行を追跡し治療法を検証するための仮想モデルである、個人化された脳のデジタルツインの構築を促進する候補としても位置づけられている。
